0 Replies Latest reply on Jan 2, 2011 6:53 PM by 小飞侠

    SoC发展趋势与设计挑战

    Brown Belt

           嵌入式存储器作为SoC重要组成部分,在SoC中所占的比重快速增长。大约90%的硅片面积都将被具有不同功能的存储器所占据。目前主流的存储器设计技术有: eDRAM和eSRAM,还有非易失性存储器(eFLASH),其他的还包括铁电存储器(FeRAM),磁阻存储器(MRAM),相变非易失性存储器(PCRAM)。传统的eSRAM都是六管结构,单元尺寸较大,难以实现大规模的集成。1T-SRAM作为MoSys获得的专利技术,具有高密度,低功耗,高速度与低成本等优势,这是其他现有的存储器技术所无可比拟的。与传统的4 或6 晶体管静态存储器相比,1T-SRAM 存储器里使用单一晶体管位单元使该技术在同样的标准逻辑生产过程中具备更高的密度。1T-SRAM 技术也提供与传统静态存储器相关的,适于随机地存取周期的刷新界面和高性能。另外, 与传统的静态存储器技术相比,该技术能降低到四分之一的功耗, 在SOC系统中,它能使嵌入式大内存设计更为理想。MoSys已经运出超过5000万片带1T-SRAM嵌入式内存的芯片。
           其次,在ic设计发展过程中,同样积累了大量的成熟、稳定、方便的可重复使用的ip。现代SoC设计集成多个处理器IP成为未来的一种共识,由此导致系统验证的复杂程度大幅增加, 特别是大量的软件同时运行在这些处理器IP中。传统的软件验证方法会由于性能限制几乎成为“不能完成的任务”。在FPGA上搭建原型来验证这些IP整合在一起能够协调工作的是非常可靠的方法。FPGA内部有大量存储单元,且比主流ASIC领先两代工艺,运行速度较高,能达到软硬件团队同步并发开发的要求,采用通用平台逐渐取代专有平台逐步成为主流。对于规模较大的SOC系统,搭建FPGA验证平台常常会需要多块FPGA协同工作。这里会牵涉到“跨FPGA分割”的问题。目前分割算法仍然需要进一步改进,需要从纯粹的电路分割过渡到FPGA系统分割以提高原型系统性能。未来可能直接采用硬件辅助来进行系统分析,对软件的功能和性能实时分析或者直接采用硬件工具对高层次的软件调试提供帮助。